Проект PCAD.Ru
Главная / Форум / Объявления / Книги / Производство / Проектирование / Обратная связь

Помогите новичку разобратся с переходными отверстиями монослойных плат

Оглавление форума | Открыть новую тему | Регистрация | Личные данные | Поиск | RSS

Каталог производителей печатных плат pcbtech.ru

Makar Просмотров темы: 2263       06.05.2008 16:49 [Ответить]
Возможно ли сделать не сквозное переходное отверстие, например между Top и слоем, который находится под Top, не задевая при этом остальные два слоя? Дело в том что при проверке постоянно выдает 5 ошибок:
"Error 1 -- Via Style 0,35 bottom-bottom2 has a hole range that interferes with
the hole range of Via Style 0.35 top-bottom2.
Error 2 -- Via Style 0,35 bottom-bottom2 has a hole range that interferes with
the hole range of Via Style 0.35 top2-bottom2.
Error 3 -- Via Style 0.35 top-top2 has a hole range that interferes with the ho
le range of Via Style 0.35 top2-bottom.
Error 4 -- Via Style 0.35 top-top2 has a hole range that interferes with the ho
le range of Via Style 0.35 top2-bottom2.
Error 5 -- Via Style 0.35 top2-bottom has a hole range that interferes with the
hole range of Via Style 0.35 top-bottom2"
попробовал сделать сквозное отверстие с площадками на каждом слое - после этого ошибка пропадает, но перемещается на другое отверстие.
Так что количество ошибок всегда констаната.
Немогу понять в чем проблема.


А Вы уверены,  Uree  [06.05.08 17:09]
Хотелось бы обойтись, но...  Makar  [06.05.08 17:13]
Не, так не видно:)  Uree  [06.05.08 17:23]
По сути вопроса кто-нибудь может помочь?  Makar  [06.05.08 17:32]
Да нечего там смотреть.  bigor  [06.05.08 17:33]
Можно более раскрытый ответ?  Makar  [06.05.08 17:41]
Безусловно  Adlex  [06.05.08 18:30]
За советы всем спасибо.  Makar  [06.05.08 18:45]
Вольный перевод  Янус  [06.05.08 18:53]
Посмотри здесь  Parhom  [06.05.08 18:59]
А Вы не хотите сказать  Uree  [06.05.08 19:54]
И еще резерв  Adlex  [06.05.08 20:21]
По сути:  PVI  [06.05.08 21:48]
Переходные  Makar  [07.05.08 15:56]
Ответ .  Янус  [06.05.08 18:44]
Янус  Makar  [06.05.08 18:52]
Пиши лучше мне в почту.  Янус  [06.05.08 18:57]
Класический пример ...  bigor  [06.05.08 17:24]
технология изготовления!  NickZ  [07.05.08 18:13]
О причинах появления ошибки  Михаил-2011  [03.02.16 15:12]

А Вы уверены,  Uree 06.05.2008 17:09  [Вверх] [Ответить]
что Вам ДЕЙСТВИТЕЛЬНО нужны глухие ВИА? Реально без них не обойтись только в случае ОЧЕНЬ плотного монтажа, в остальных случаях они лишние.

Хотелось бы обойтись, но...  Makar 06.05.2008 17:13  [Вверх] [Ответить]
Как на ваш взгляд реально обойтись без глухих отверстий?

К сообщению прикреплен файл: плата (1259_temp1.5.PCB, 96 Kb)


Не, так не видно:)  Uree 06.05.2008 17:23  [Вверх] [Ответить]
Я не пользуюсь ПКАДом на работе. Вот если скриншот, тогда еще могу посмотреть.

Класический пример ...  bigor 06.05.2008 17:24  [Вверх] [Ответить]
... как не надо проектировать ПО.
Я бы посоветовал Вам уменьшить зазор/проводник на плате. Тогда можно будет обойтись простыми сквозными ПО.
Это будет дешевле чем изготавливать такую структуру.

По сути вопроса кто-нибудь может помочь?  Makar 06.05.2008 17:32  [Вверх] [Ответить]
Зазор по 4 классу точности 0,2 мм. Можно конечно и уменьшить, но начальство будет не радо. Габаритный размер 26х26 мм.

К сообщению прикреплен файл: скрин платы (1260_1.gif, 23.6 Kb)


Да нечего там смотреть.  bigor 06.05.2008 17:33  [Вверх] [Ответить]
Слепые ПО на четырехслойке с каждого слоя на каждый.

Можно более раскрытый ответ?  Makar 06.05.2008 17:41  [Вверх] [Ответить]
Вот тут, например, что неправильно?

К сообщению прикреплен файл: via (1261_2.gif, 42 Kb)


Безусловно  Adlex 06.05.2008 18:30  [Вверх] [Ответить]
в первую очередь:
-уменьшить ширину дорожки и проводника (0.4 мм - много)
-заменить типоразмер R и С с 0805 на 0603 (а может и на 0402), а элетролит (если тантал) - в размер А.
-убрать переходные с контактных площадок.
В отношении радостей начальства, а будет ли оно (начальство) радо?:
1. проблемам с монтажем из-за наличия ВИА на контактах,
2. удорожанию стоимости платы миз-за глухих ВИА,
3. проблем с поиском изготовителя (возможно) МПП с глухими ВИА.
Если размер платы все же не позволяет - подумать об изменении конструкции для увеличения площади и упрощения контура платыю
А уж в самую последнюю очередь - делать глухие ВИА

Ответ .  Янус 06.05.2008 18:44  [Вверх] [Ответить]
Нужно указывать в дрилл експорте эти слои для каждого будет свой дрилл файл.Кроме того в свойствах виа комплекс нужно прописать на этих слоях их площадки.

За советы всем спасибо.  Makar 06.05.2008 18:45  [Вверх] [Ответить]
Пожелания в большинстве учту. Но все же есть много НО!
1 Нет подходящего корпуса D-Sud 9 pin, поєтому приходится втикиватся в то что есть.
2 С переходными на контактных площадках начальство еще мирится, а вот полигон под микрухой хоть тресни но поставь.
3 По поводу шырины дорожек я выслушал полуторачасовую лекцию... без комментариев.
4 Резисторы и конденсаторы можно поменьше поставить, но самые большие тут 3 микрухи и кварц. Даже кварц и то меньший нельзя поставить потому что на 6 МГц удалось найти только то что есть и кварцевый генератор, а это уже изменение принципиальной схемы и лишние компоненты, к тому же схему разрабатывал не я, а разговаривать со схемотехником я уже устал.

Вобщем буду выкручиватся как смогу.

По сути:
"Error 1 -- Via Style 0,35 bottom-bottom2 has a hole range that interferes with
the hole range of Via Style 0.35 top-bottom2."

что это за ошибка?

Янус  Makar 06.05.2008 18:52  [Вверх] [Ответить]
Янус, постучи в аську 350034960

Вольный перевод  Янус 06.05.2008 18:53  [Вверх] [Ответить]
Стиль переходного отв.0,35... имеет диапозон отв. перекрещивающихся с диапозоном отв. стиля пер. отв. 0.35...

Пиши лучше мне в почту.  Янус 06.05.2008 18:57  [Вверх] [Ответить]
sva1963@rambler.ru
К своему стыду аськой не обзавёлся, некогда просто болтать.

Посмотри здесь  Parhom 06.05.2008 18:59  [Вверх] [Ответить]
что-то похожее уже было http://www.pcad.ru/forum/43993/

А Вы не хотите сказать  Uree 06.05.2008 19:54  [Вверх] [Ответить]
начальству свое НО - удорожание платы раз в 8-10? Ну и поискать еще производителя придется, это точно. Помнится один раз заложил в проект глухие ВИА(даже не погребенные!). Прототипные платы сделали, а на серию уже пришлось переделывать - просто негде было изготовить, либо там где можно ждать 5-7 месяцев. Если начальство это устраивает, то оно... не начальство:)

И еще резерв  Adlex 06.05.2008 20:21  [Вверх] [Ответить]
попробуйте часть цепей (напр. питание) провести навесными проводниками (луженка в изоляторе)
А СМД кварцы на 6 МГц в природе существуют, попробуйте поискать, и в случае достаточно большой партии, заказ на них примут, даже при отсутствии на складе.
А для маленькой партии - Вы еще попробуйте найти производителя на МПП, при таких размерах Вам нужен заказ на тысячи плат , что б получить суммарный объем в сотни дец

По сути:  PVI 06.05.2008 21:48  [Вверх] [Ответить]
Error 1 -- Via Style 0,35 bottom-bottom2 has a hole range that interferes with
the hole range of Via Style 0.35 top-bottom2."
Здесь руг над другом стоят два переходных
bottom-bottom2
top-bottom2

Ка видно они имеют общий слой bottom2
соответственно завыкаются на нем. Об этом и сообщение.


Но вообще глядя на эту плату--- можно обойтись сквозными переходными

Переходные  Makar 07.05.2008 15:56  [Вверх] [Ответить]
Именно в том месте где DRC показало ошибку не было двух переходных отверстий одно над другим, но на плате они были.
Как оказалось нельзя было делать отверстия top-bottom2 и bottom-top2.

-------------------------------------------------------------------
Обошился одними сквозными отверстиями:)
Всем спасибо за помощь!

технология изготовления!  NickZ 07.05.2008 18:13  [Вверх] [Ответить]
Производители плат рекомендуют делать глухие отвертия между парными прилежащими друг к другу слоями, в данном случае твою VIA наверное PCAD в этом плане и расценивает ошибкой.
Я бы рекомендовал тебе делать глучие переходки так TOP-TOP2, BOTTOM-BOTTOM2. даже если эти переходки будут одна над другой, они будут отделены изоляцией, короткого не будет, PCAD в свою очередь тоже не будет ругаться!

О причинах появления ошибки  Михаил-2011 03.02.2016 15:12  [Вверх] [Ответить]
Ошибка типа "hole range that interferes with the hole range" (дырочная область, которая пересекается с дырочной областью) появляется не из-за каких-то ваших ошибок на плате, а из-за того, что вы применили два стиля отверстий, которые PCAD воспринимает как конфликтные.
Ошибка возникает, когда на плате имеются два отверстия и их строения таковы, что сверловочный канал одного отверстия не полностью совмещается (чисто теоретически при размещении этих отверстий по одинаковым координатам платы) со сверловочным каналом другого или оба канала касаются друг друга своими торцами, расположенными в одном медном слое, то есть пространство одного отверстия только частично пересекается с пространством другого. Говоря иначе, PCAD не выдаёт ошибки и считает два отверстия бесконфликтными, если либо их сверловочные каналы пространственно не пересекаются и соединяют разные медные слои, то есть проложены через разные межслойные пространства, либо канал одного из этих отверстий весь целиком проложен в тех же межслойных пространствах, что и канал другого. Таким поведением обладают все PCAD-ы, начиная с PCAD-2000 и по PCAD-2006.
Более подробное описание данной ошибки можно прочитать из файла, прилагаемого к моему сообщению.
Если вы уверены, что технология изготовления вашей печатной платы обеспечит создание описанных выше конфликтных отверстий, не бойтесь применять их, а выдаваемые PCAD-ом ошибки просто игнорируйте или отключите данный вид проверок, убрав галочку пункта "Drilling Violation" в окне выбора правил проверки, открываемом с помощью действия "Utils => DRC…".

К сообщению прикреплен файл: Причины появления ошибок вида "hole range that interferes with the hole range" (2962_________________-_hole_range_that_interferes.txt, 5.1 Kb)