Здравствуйте. Может кто-нибудь подскажет. Как сделать так, чтобы в P-CAD PCB при проверке DRC обнаруживалась ошибка наползания графики одного корпуса на графику другого корпуса, т.е. чтобы контролировался зазор между компонентами. В Helpe указано, что за контороль зазоров между компонентами отвечает пункт Component Violations в меню Utils Design Rule Check, а само значение зазора устанавливается в атрибуте компонента ComponentSpacing. Всё задаю вроде бы правильно, графика корпуса рисуется в слое Top Assy, разные варианты перепробовал, а проверка никак не реагирует на уменьшение допустимых зазоров между корпусами. У нас случай был когда из-за этого под большим корпусом микросхемы оказался конденсатор и обнаружили его там в самый последний момент. |