Столкнулся , возможно,c багом в PCAD2006 SP2.
Есть 4-х слойная плата.
Внутренние слои GND и PWR заданы как Plane.
Имя глобальной PWR Plane задано как +3.3V.
Поверх глобальной PWR Plane ( +3.3V ) делаю Place Plane, чтобы создать локальную Plane ( с именем +3.3V_SI ) в ту область, где уже стоит микросхема чтобы её пины питания подключить к этой локальной Plane ( +3.3V_SI ).
Внутри локальной Plane ( с именем +3.3V_SI ) есть в том числе и VIA.
Делаю DRC с включённым Plane Vialations и вижу такую ошибку:
Error 1 -- Net +3.3V_SI shorted to Net +3.3V due to a Via hole:
* Via at (130.000, 67.150) mm [PWR layer]
То есть VIA с Net-именем +3.3V_SI, принадлежащие локальной Plane ( +3.3V_SI ), оказались якобы закороченными на глобальную PWR Plane ( +3.3V ).
Ранее проделывал то же самое в других местах платы - такой ошибке не было.
Сейчас для пробы сделал маленькую локальную Plane с несколькими Pads и VIA просто для проверки и поразмещал его в разных местах платы.
Та же ошибка ((
Может это какой-то известный баг PCAD 2006 SP2?
Может не обращать внимание на эту ошибку?
Ведь физически VIA с Net-именем +3.3V_SI, принадлежащий локальной Plane ( +3.3V_SI ), не коротит на глобальную PWR Plane ( +3.3V ),т.к естественно локальная Plane ( +3.3V_SI ) отделена от глобальной PWR Plane ( +3.3V ) контуром. Иначе ведь и быть не может.
И гербер получается корректным - как будто этой ошибки и не было.
На маленьком куске платы такое не видно, только на всей целиком.
Оказалось, что у меня на всю площадь платы не были заданы Place Plane на обоих слоях GND и PWR и соответственно они не были подключены к цепям GND и +3.3V.
Я рассчитывал, что будет достаточно того, что это подключение было сделано в Layers | Plane Layer Net Name.
Сейчас я на всю площадь платы положил Place Plane на обоих слоях GND и PWR и соответственно подключил их к цепям GND и +3.3V.
Но это вызвало
Error 1 -- No pads nor vias are connected to plane in net GND:
* Plane layer defined as layer GND
Тогда в Layers | Plane Layer Net Name я отключил слои GND и PWR и от цепей GND и +3.3V и после этого описанная в данной теме ошибка исчезла.
Из этого следует, что подключение к цепям GND и +3.3V надо делать либо в Layers | Plane Layer Net Name, либо в свойствах после выполнения Place Plane.
Я остановился на 2-ом варианте, т.к это помогло мне избавиться от ошибки, описанной в моём 1-ом посте.
Но я не уверен, что я прав...
Во вложении с нуля сделанный файл, - то , на чём я остановился.
Может не обращать внимание на эту ошибку? BSN [18.02.14 12:03]