Имеется 4-слойная плата - наружные слои сигнальные, внуренние (plane) - слой земли и слой питания. Одна из сигнальных цепей NET1 в слое TOP должна иметь импеданс 50 Ом. Нарисовал в PCB нужную цепь NET1 между двумя компонентами, цепи замли и питания. Запустил Signal Integrity, задал параметры цепей, в Layer Stack задал толщны изолятора между слоями, выбрал нужную цепь и нажал Take Over Selected Mets. Если слой земли сплошной и находится непосрестенно под слоем TOP, то утилита показывает импеданс цепи NET1, близкий к тому что показывает AppCAD (от Agilent Tachnologies). Но если в слое земли под цепью NET1 сделать окно (пробовал полигон, Cutout, Keepout), то результат не меняется. Что я сделал не так?
У меня такой же вопрос.
Если земляной слой имеет тип Plane, то как в нем сделать окно?
Ни Place Polygon, ни Place CutOut на слое Plane не отрабатываются в Гербере.
Только линиями ( Place Line ) заполнить?
Вот у меня перед глазами 4-слойная плата с Place Polygon (один над другим) в двух внутренних слоях. На просвет видно, что меди во внутренних слоях нет. В герберах эти полигоны есть.
Полигон и линии прекрасно обрабатываются в гербереБ.Г.
Во вложении пример полигона в Плейне PWR, который при конвертации в Гербер выдаёт ошибку:
ERROR: PcbPolygon at (93.100mm,87.700mm) is incomplete or missing f
rom output.
Заодно посмотрите пожалуйста, всё ли правильно во вложенном файле, особенно то, что Layers | Plane Layer Net Name не задано подключение Плейнов к цепям GND, ни +3.3V.
Вместо этого на всю площадь платы в слоях GND и PWR положены Place Plane, подключенные соответственно к GND, ни +3.3V.
Это правильно?
Кстати только таким способом удалось избавиться от проблемы, описанной в соседней теме http://pcad.ru/forum/66894/
P.S.Там ещё кстати предупреждение выдаётся:
Warning: draw aperture D010 too large for Plane at (102.350mm,86.550m
m).
Не обращать внимание?
Во вложении Ваш файл, в котором я удалил ненужные плейны и подключил слои земли и питания к соотв. цепям
Полигон не брался гербером, т.к. в слое PWR был включен радиус = сетке. А т.к.полигон нарисован в сетке 0.005, а Draw aperture size=0.254, то радиус в гербере выполнен быть не мог. Вот этот полигон и выплёвывался. Я перерисовал его в том же виде и месте, только без радиусов и всё ОК. Гербер импортировал в этот же файл, можете взглянуть, убедиться.
К сообщению прикреплен файл:Исправлено (2721_2719_PCAD2006_2.pcb, 0 Kb)
Только я не понял - где задаётся "в слое PWR был включен радиус = сетке".
И где Вы отключили радиусы при рисовании полигона в слое PWR.
Кстати сетка 0.05 мм, а не 0.005мм.
По способу подключения слоёв Plane GND и PWR к цепям GND и +3.3V соответственно я написал в соседней теме: http://pcad.ru/forum/66894/
задаётся внизу экрана, справа от текущей толщины линий
Кстати, когда рисуете плэйн следите за толщиной обводки - это будет зазор между локальным плэйном и глобальным.У вас он сейчас 0,1 мм, что явно мало и даже меньше зазора, заданного в Design rules для данного слоя.
К сообщению прикреплен файл:Где радиус? (2722_Radius.jpg, 0 Kb)
> Но если в слое земли под цепью NET1 сделать окно
> (пробовал полигон, Cutout, Keepout), то результат
> не меняется. Что я сделал не так?
Пикадовская утилита SI никак не учитывает вырезы в слоях питания и заземления. В документации четко написано, что алгоритм дает правдоподобные результаты только при наличии сплошных слоев. На самом деле в программу зашита простая формула описания линий, которая всегда подразумевает наличие металлической подложки. При запуске программы пикад пишет промежуточный султан-файл в котором описывает все цепи. Если на плате есть план питания или земли, делается запись о том, что он есть и указывается расстояние до него, и все. Никакой графической информации с планов типа вырезов или других цепей (сплит-планов) в султан-файл не передается.
Прикольно, что когда планов в плате нет, например, она простая двухслойная, то программа SI это прожевывает (лишь выдает предупреждение), чего-то там считает и выдает результат. Люди, которые документацию не читали, им верят.
Еще прикольней, что эта же утилита сейчас используется в Altium Designer и работает точно также. 15 лет назад, я написал об этом статью, тогда еще про протел.